<p id="zx7n1"><pre id="zx7n1"></pre></p><big id="zx7n1"></big>


    <video id="zx7n1"><th id="zx7n1"><nobr id="zx7n1"></nobr></th></video>

    <dl id="zx7n1"></dl>
        臺灣真空壓力除泡機 脫泡機設備
        咨詢熱線:15262626897

        芯片疊層封裝工藝

        [發布日期:2020-10-13 11:37:23] 點擊:


         

          芯片疊層封裝是把多個芯片在垂直方向上堆疊起來,利用傳統的引線封裝結構,然后再進行封裝。芯片疊層封裝是一種三維封裝技術,疊層封裝不但提高了封裝密度,降低了封裝成本,同時也提高了器件的運行速度,且可以實現器件的多功能化。隨著疊層封裝工藝技術的進步及成本的降低,多芯片封裝的產品將更為廣泛地應用于各個領域,覆蓋尖端科技產品和應用廣大的消費類產品。

        除泡烤箱

          1 引言

          現代便攜式電子產品對微電子封裝提出了更高的要求,其對更輕、更薄、更小、高可靠性、低功耗的不斷追求推動微電子封裝朝著密度更高的三維封裝方式發展[1],芯片疊層封裝(stacked die package)是一種得到廣泛應用的三維封裝技術,疊層封裝不但提高了封裝密度,降低了封裝成本,同時也減小了芯片之間互連導線的長度,從而提高了器件的運行速度,而且通過疊層封裝還可以實現器件的多功能化,芯片疊層封裝就是把多個芯片在垂直方向上累疊起來,利用傳統的引線封裝結構,然后再進行封裝。由于這種結構的特殊性,芯片和基板之間、芯片和芯片之間的粘接與互連是疊層封裝的關鍵?,F在普遍是以引線鍵合方式實現疊層封裝的互連,為避免對現有工藝進行大的改動,疊層封裝一般通過減薄芯片的厚度來保證總的封裝厚度不變;但是芯片厚度的減少會造成芯片剛度降低,易發生變形,在熱處理過程中芯片內應力集中點甚至會造成芯片的損壞。此外,由于塑封料厚度的減小,阻止水汽侵入芯片和塑封料界面的能力就會減弱,水汽的侵入會促使裂紋的產生和擴展。本文就疊層封裝在實際生產過程中所遇到的問題及解決方案進行了詳細的闡述。

          2 疊層芯片封裝工藝流程

          為了更好地解決生產工藝過程中出現的問題,必須對疊層封裝工藝整體工藝流程有著充分的了解,疊層芯片封裝工藝流程如下:晶圓研磨/減薄(grinding)→晶圓貼膜(wafer mounting)→晶圓切割/劃片(wafer dicing)→粘片/貼片(die bonding)→打線/鍵合(wire bonding)(根 據 具 體 堆 疊 方 式 的 需 要 確 定 ) → 芯 片 堆 疊(chips stacking)→打線/鍵合(wirebonding)→目視檢測(vision inspection)→塑封(molding)→電鍍(plating)→打標(marking)→切筋成形(trim&form)。

          從上述整體工藝流程看,為了達到疊層貼片、鍵合的高精度要求,其對減薄的厚度和翹曲度、劃片的邊緣齊整度等都有較為嚴格的要求。

          3 疊層晶圓的減薄、劃片

          常規的MOS集成電路一般都是表面型器件,功耗小,無需考慮散熱問題,所以對芯片厚度要求不高。芯片厚度一般為300μm~400μm左右,然而疊層封裝芯片厚度一般為200μm以下,這就必須考慮減薄后晶圓的翹曲以及劃片崩裂等問題。

          如果采用普通減薄工藝,完工厚度是200μm,Φ200mm的晶圓翹曲度可達1500μm以上,如圖1(a)。由于其脆性較強,在交接運轉過程中易受振動或外力的損傷,影響成品率,并且因背面加工的粗糙度偏高,高低不平紋路,造成應力集中,在后續工藝劃片、貼片時易產生隱形的裂紋,其結果會影響產品的可靠性。為適應芯片疊層封裝工藝要求,后段細磨改用直徑更小的金剛砂顆粒使其粗糙度小于0.2μm,從而使背面損傷層小于2μm左右。雖然采用此工藝可以去除粗磨階段形成的大部分損傷層,減小表面的粗糙度,達到較好的鏡面效果,但細磨本身也會造成一定的損傷。利用此工藝加工的Φ200mm晶圓,如果完工厚度是200μm,翹曲度可達到180μm左右,如圖1(b)。

          切割厚度在230μm以上的晶圓,由于劃片刀的自修正,即金剛砂顆粒不斷被磨損、剝落和更新,崩片問題能及時得到修正。然而,切割厚度在230μm以下時,由于晶圓很薄、很脆,背崩就可能延伸到晶圓正面,發生崩裂,所以在加工較薄晶圓時,必須解決崩裂問題。

          劃片刀選用金剛砂顆粒較小、中等強度結合劑和中等金剛砂密度的,由于較小的顆粒容易在切割時從刀片上剝落,保持刀片的鋒利并且切割較淺,冷卻效果好,所以不會發生過載現象,使得劃片槽邊緣齊整度較好。

          4 疊層芯片貼裝

          芯片疊層封裝是將兩個以上芯片封裝在一個塑封體內,它是將第一個芯片貼裝在引線框的底座上,然后第二個芯片貼裝在第一個芯片的上面,第三個芯片貼裝在第二個芯片上,如此堆疊下去(如圖2)。在內引線連接時有芯片到芯片的引線連接,也有芯片到內引線的連接,因此對貼片精度提出了較高的要求。

          在粘片工藝中點膠一般是采用滴膠方式,但這種滴膠方式不能保證芯片的平整度,而改用寫膠的方式,它不僅可以保證芯片和膠在接觸過程中,芯片在膠上盡量少的漂移,從而確保貼片位置的精度,而且也能較好地滿足芯片的平整度的要求。第一層芯片直接和引線框小島接觸,采用普通的工藝即可,用導電膠來粘接,芯片與芯片之間的粘接最好采用絕緣膠。

        除泡烤箱

          5 芯片疊層封裝氣泡處理

          臺灣ELT科技研發的高溫真空壓力除泡烤箱,利用專利技術采用真空+壓力+高溫烘烤的方法將內部氣體抽至表面. 之后再施以壓力及加熱烘烤,已達到去除氣泡的目的。效果一目了然。目前眾多臺資廠都在使用ELT科技的除氣泡設備,我們為您提供專門的定制解決方案,讓您提高產品良品率,降低消耗。


        聯系我們
        CONTACT US
        生產基地:臺灣新竹縣新埔鎮褒忠路152巷5之1號
        手機:15262626897 聯系人:王經理
        郵箱:sales@yosoar.com
        版權所有:昆山友碩新材料有限公司  ? 2021 備案號:蘇ICP備13044175號-18 網站地圖 XML
        chinese乱子伦XXXXHD

        <p id="zx7n1"><pre id="zx7n1"></pre></p><big id="zx7n1"></big>

        
        

          <video id="zx7n1"><th id="zx7n1"><nobr id="zx7n1"></nobr></th></video>

          <dl id="zx7n1"></dl>